ZADÁNÍ SEMESTRÁLNÍ PRÁCE Z PŘEDMĚTU LOGICKÉ SYSTÉMY

Trs Michal, studijní skupina 312

1. Pomocí synchronního sekvenčního obvodu realizujte konečný automat se dvěma vstupy a, b a jedním výstupem z, zadaný následující tabulkou přechodů a tabulkou výstupů. Použijte vhodnou metodu pro minimalizaci a zakódování vnitřních stavů. Správnost návrhu ověřte pomocí simulace tak, aby se v časovém diagramu prošlo všemi vnitřními stavy minimalizovaného automatu.

     
       \ba| tabulka přechodů          tabulka výstupů
      Qi\ | 00   01   10               00   01   10
     --------------------             --------------
        Q0| Q12  Q10  Q7                1    0    0   
        Q1| Q10  Q11  Q9                0    0    1   
        Q2| Q10  Q11  Q9                0    0    1   
        Q3| Q6   Q6   Q7                0    1    0   
        Q4| Q4   Q10  Q10               0    0    0   
        Q5| Q9   Q5   Q2                1    0    1   
        Q6| Q10  Q11  Q13               0    0    1   
        Q7| Q13  Q8   Q6                1    0    1   
        Q8| Q3   Q5   Q1                1    0    1   
        Q9| Q1   Q1   Q7                0    1    0   
       Q10| Q8   Q9   Q7                1    1    0   
       Q11| Q2   Q0   Q9                1    0    1   
       Q12| Q4   Q10  Q10               0    0    0   
       Q13| Q2   Q2   Q8                0    1    0   
   
     Použijte klopné obvody typu 7472.
       

   1. Použijte hradla typu 7400 a 7410; 7420 jen pokud používáte D-klopné obvody.
   2. Nejvyšší povolená logická zátěž IO je pět.
   3. Vnější vstupy máte k dispozici pouze v přímé formě.
   4. Zpoždění obvodů nechť je pro hradla 20ns a pro klopné obvody 30ns.

2. Stanovte maximální možnou hodinovou frekvenci za předpokladů: Vstupní stavy obvodu se mění pouze v intervalu < T , T + 50ns >, kde T jsou okamžiky příchodu záporné hrany hodinových pulzů. Správný výstupní stav musí trvat po dobu nejméně 50 ns.

Písemná zpráva musí obsahovat:

1. toto zadání,
2. zakódování vnitřních stavů včetně zdůvodnění volby kódu,
3. zakódovanou tabulku přechodů a výstupů,
4. mapy pro vstupy klopných obvodů a mapy pro výstupní proměnné,
5. výrazy pro budící proměnné klopných obvodů a vnější výstupy v MNDF,
6. schéma obvodu ve dvou exemplářích pro dvě různá ohodnocení vodičů,
7. výpočet maximální možné frekvence hodinových pulzů,
8. časový diagram získaný ze simulátoru s označením vnitřních stavů.